英特爾、AMD 傳採台積電 2 奈米，18A 良率不足迫使轉單

作者 蘇 子芸 | 發布日期 2025 年 10 月 02 日 13:00 | 分類 半導體  奈米  處理器 查看翻譯

台積電 2 奈米製程（N2）正被視為下一代 CPU 的關鍵技術。爆料者 QQ_Timmy 引述摩根士丹利報告，行動裝置與高效能運算（HPC）需求持續攀升，兩大處理器廠商英特爾與 AMD 新產品將導入台積電 N2 節點，分別用於英特爾 Nova Lake 與 AMD EPYC Venice 架構。



AMD 執行長蘇姿丰已於今年 4 月正式宣布，代號 Venice 的下一代 EPYC 資料中心處理器已在台積電 2 奈米製程完成 tape-out，並將率先進入驗證與量產流程。
英特爾部分，摩根士丹利報告指出，Nova Lake 的運算核心（Compute Tile） 極有可能交由台積電以 N2 代工，主因在自家 18A 節點良率偏低，尚未達到大規模商用水準，迫使公司在關鍵產品線轉向外部製造。市場也因此憂心，後續 14A 節點能否克服良率瓶頸，不確定性仍高。
報告預估，台積電 N2 月產能持續擴張：2024 年約 1 萬片，今年提升至 5 萬片，年底達 9.5 萬片，到 2026 年底則有望衝高至 14 萬片，以因應 HPC 與行動應用領域不斷增長需求。
AMD 與英特爾傳出同步採用台積電 2 奈米後，台積電 CPU 與 HPC 市場主導地位有望再度鞏固。外界同時關注，台積電加速先進製程布局，包括美國廠 A16（1.6 奈米）節點，計畫提前一年推出，以因應市場需求與地緣政治壓力。

• TSMC’s 2nm Process Expected to Be a Game-Changer for Both AMD & Intel as They Position Next-Gen CPU Lineups Around It

（首圖來源：英特爾）