經濟日報｜2026.08.11 00:00
AI晶片熱潮帶動需求暴增，但先進封裝瓶頸也影響產量，包括英特爾EMIB-T與台積電（2330）CoWoS的競爭除了技術外，也包括誰能更快量產。業界指出，兩大解決方案並非比較技術程度的高下，EMIB-T主打局部矽橋、超大型封裝與垂直供電；CoWoS以布線密度、量產經驗及完整3D封裝生態系占優勢。現階段更像分別滿足不同晶片設計與產能需求的技術路線。
業界評估，EMIB-T實際比較對象應是CoWoS-L，而非整個CoWoS家族。EMIB-T將小型矽橋嵌入封裝基板，只在相鄰晶粒之間提供高密度連接，不必使用覆蓋整個封裝的大型矽中介層；CoWoS-L同樣採用局部矽互連（LSI），在矽橋之外，加入橫跨封裝的重布線層（RDL）中介層。
EMIB-T的優勢與難題
EMIB-T的「T」代表矽橋內加入矽穿孔（TSV），讓電力能從基板垂直送往晶片，縮短供電路徑並提高供電密度，有助因應AI加速器持續攀高的電力需求。英特爾今年展示120×120毫米、整合超過九倍光罩面積運算與記憶體晶片的EMIB-T封裝，並將第一層互連凸點間距縮小至25微米。
EMIB-T的優勢在於只在需要高速互連的位置放入矽橋，架構能向更大封裝延伸，英特爾也將EMIB定位為具成本效益的多晶粒連接方式。不過，矽橋主要處理相鄰晶粒間的訊號，跨越較遠距離的連接仍須經過有機基板或更多矽橋；隨著晶粒數量增加，布線拓撲、矽橋配置及基板翹曲仍是設計難題。
相較之下，外媒Tom‘s Hardware分析，CoWoS-L除了以LSI負責局部高密度互連，還可透過RDL處理橫跨整個封裝的布線，在複雜晶粒配置、長距離訊號傳輸及全封裝布線密度上較有彈性。台積電官方資料顯示，CoWoS-S目前可支援約3.3倍光罩尺寸的矽中介層；首款3.5倍光罩尺寸CoWoS-L已於2024年量產。
EMIB-T提供客製晶片的第二路
台積電另一項籌碼是量產經驗及平台完整度。CoWoS自2012年量產，廣泛用於AI晶片。，例如Blackwell主要採用CoWoS-L技術封裝。
台積電可將CoWoS與SoIC 3D堆疊整合，串聯晶圓製造、先進封裝、測試，以及基板與記憶體供應商；英特爾主打的EMIB平台自2017年量產，EMIB-T在原有矽橋架構上進一步加入TSV。
綜合架構、量產紀錄及客戶採用情況來看，EMIB-T提供了AI客製晶片的第二條封裝道路。需要密集全封裝布線、成熟量產流程及一站式服務的產品，CoWoS仍具優勢；重視超大型封裝、垂直供電，以及增加封裝選項的客製化AI晶片，可能將EMIB-T納入評估。
對客戶來說，雙軌並行都有好處。聯發科日前表示，同時支援台積電CoWoS與英特爾EMIB，讓客戶自行選擇；麥格理則認為，AI需求超出台積電先進封裝產能負荷，使部分需求開始尋找替代平台。競爭的重點未必是誰取代誰，而是AI晶片業者能否在效能、供電、量產時程與供應彈性之間，找到最合適的封裝方案。