2026-09-24 12:14:42 黃立安 發佈
矽智財(IP)業者M31(6643)於台積電(2330)的北美開放創新平台論壇(TSMC North America OIP Forum)，與超低功耗邊緣AI半導體解決方案業者Ambiq 共同宣布，雙方合作開發並推出一套基於台積N12e製程的超低功耗Foundation IP(基礎IP)解決方案。此方案為整合經最佳化的SPSRAM記憶體編譯器與專為Ambiq平台需求共同開發的超低漏電標準元件庫，可協助IC設計客戶在 AIoT、穿戴式裝置及其他「常時運作」邊緣應用中，滿足日益嚴苛的功耗與面積預算要求。

M31副總經理Jayanta Lahiri(附圖)表示，客戶在追求前所未有的能效與面積目標的同時，仍需確保足夠的運算效能與即時反應。透過將M31的高效率記憶體編譯器與專為Ambiq平台需求打造、並於台積N12e製程上與Ambiq協同最佳化的標準元件庫相結合，可提供更務實、易於導入的Foundation IP解決方案，協助客戶達成具挑戰性的PPA目標。

M31表示，本次Foundation IP內容包含一套台積N12e ULL(超低漏電)SPSRAM記憶體編譯器，目標在極低漏電的前提下，同時提供高密度、高效能與面積最佳化，並整合備援機制、電源閘控及內建自我測試等關鍵低功耗功能。該編譯器透過電路設計與實體佈局的深度協同最佳化，在相同的記憶體巨集占用面積下，可同時支援高效能與超低功耗兩種操作模式。

在低功耗模式下，其雙電源軌架構可在近臨界電壓周邊電壓條件下達到接近500 MHz的運作頻率，並將VCCA資料保留模式下的漏電控制在僅約為bit-cell總保留漏電(Total bit-cell retention leakage)的1.05～1.1倍。目前初步導入的記憶體實例已展現優異的PPA成效，完整編譯器仍持續開發中。

與記憶體編譯器相輔相成的是，M31提供的台積N12e標準元件庫。該元件庫係專為Ambiq平台需求而開發，透過與Ambiq的設計層級協作，結合其cascade-style低功耗方法與M31在電路與實體佈局上的創新，約可節省50%的漏電功耗。

Ambiq創辦人暨技術長Scott Hanson 表示，能源效率必須從SoC的基礎元件就開始著手，尤其當邊緣裝置逐步承載更複雜的 AI 工作負載。與M31的合作結合雙方在低功耗設計的專長，並為公司在台積N12e製程上的次世代核心平台提供關鍵技術基礎。

展望未來，M31表示，將持續在先進製程擴充低功耗IP產品組合，並與生態系夥伴緊密合作，推動高效能、低漏電的解決方案，支援下一波Edge AI應用發展。