英特爾：小晶片異質整合 帶動晶圓測試探針卡需求
中央社2021/12/24 14:39
（中央社記者鍾榮峰台北2021年12月24日電）英特爾 （Intel）創新科技總經理謝承儒今天表示，晶片異質 整合帶動先進測試，尤其是在晶圓測試端扮演關鍵角 色，其中小晶片（Chiplet）測試帶動先進探針卡需 求。

SEMI Taiwan國際半導體展將於28日起在台北南港 展覽館登場，今天中午先在線上舉行領袖對談，謝承 儒受邀暢談半導體未來發展能量先進測試。

謝承儒指出，目前晶片設計和製程複雜度越來越 高，各種不同功能整合到同一晶片中，測試技術在有 限成本和測試時間內，也須隨之提升，把晶片測試功 能到最高。

他說，目前小晶片挑戰多，以探針卡（probe card） 為例，系統單晶片（SoC）分割成4個獨立小晶片，要 維持更高的最終良率，必須把4個小晶片利用晶圓測 試端完成良好裸晶（KGD Known Good Die），也因 此探針卡需增加4個，並同時完成測試，成本也跟著 提高。

謝承儒指出，小晶片挑戰還包括多晶片製造的異質 整合技術，因為是不同晶圓製造出來的晶片，必須在 晶圓測試端針對KGD進行更精確的性能分類，異質整 合的晶片效能才能提升。

談到業界如何因應，謝承儒表示，未來小晶片異質 整合就像製造一個微系統，測試機台廠商從以往的系 統測試方案（SLT）不斷創新，推出測試機台為基礎 整合系統測試的方案，讓晶片設計廠商在類似晶片設 計的環境中，模擬晶片運作的模式達到為設計而測試 （test for design）的目標。

他預期，未來測試工程師在晶片設計端將扮演更重 要的角色，電晶體測試成本與製造成本的差距越來越 小，先進測試成為半導體摩爾定律和創新技術進展的 關鍵。

從技術層次來看，謝承儒指出，小晶片之間的互聯 密度不斷縮小，傳統錫鉛凸塊連接（solder bump interconnect）技術已不符需求，產業界思考並使用混 合鍵合技術（hybrid bonding），這也挑戰晶圓測試技 術，投資先進探針卡成為關鍵。

小晶片技術被半導體業界視為超越摩爾定律物理極 限的關鍵技術，小晶片技術透過同質整合 （homogeneous Integration）和異質整合 （heterogeneous Integration），把多顆處理器引擎、記 憶體、射頻元件、電源管理晶片、光學元件、聲學元 件、感測元件等整合在一顆小晶片的晶片網絡；這項 技術得以發揮的關鍵，在於先進封裝。（編輯：康世 人）